Глава 1. Основы теории проектирования микроэлектронных устройств на цифровых микросхемах
1.1. Основы алгебры логики
1.1.1. Основные аксиомы и тождества алгебры логики
1.1.2. Аналитическая форма представления булевых функций
1.1.3. Упрощение (минимизация) булевых функций
1.2. Основные положения и определения теории конечных автоматов
Глава 2. Логические элементы интегральных микросхем
2.1. Система параметров
2.2. Интегральные элементы одноступенчатой логики
2.2.1. Резистивно-транзисторные ИМС (RTL)
2.2.2. Диодно-транзисторные ИМС (DTL)
2.2.3. Интегральные микросхемы с эмиттерными связями (ECL)
2.2.4. Интегральные элементы инжекционной логики (И2Л)
2.3. Интегральные элементы двухступенчатой логики
2.3.1. Диодно-транзисторные ИМС (DTL-2)
2.3.2. Транзисторно-транзисторные ИМС (TTL)
2.3.3. Транзистор-транзисторно-транзисторные ИМС (T-TTL)
2.4. Логические элементы на полевых транзисторах
2.4.1. Логические элементы на одноканальных МДП-структурах
2.4.2. Логические элементы на дополняющих МДП-транзисторах
2.4.3. Логические элементы с нагрузочным КМДП-транзистором
2.5. Логические элементы с вентильным и блокирующим КМДП-транзисторами
2.6. Динамические элементы на МДП-транзисторах
2.7. Схемы согласования логических элементов (преобразователи уровней)
2.7.1. Преобразователи логических сигналов ТТЦ Т-TTL-элементов в сигналы МДП-элементов
2.7.2. Преобразователи логических сигналов TTL-элементов в сигналы ECL-элементов, сигналов ECL-элементов в сигналы TTL-элсмснтов
2.7.3. Преобразователи логических сигналов TTL-элементов в сигналы И1Л-элементов, сигналов И1Л-элементов в сигналы TTL-элементов
2.7.4. Логические элементы с тремя состояниями
2.8. Схемотехнические особенности логических элементов, реализуемых в составе БИС
Глава 3. Триггерные устройства цифровых систем
3.1. Классификация триггерных устройств
3.2. Требования и параметры, характеризующие триггерные устройства
3.3. Статические триггеры
3.3.1. Триггеры с управлением записью вила L
3.3.2. Триггеры с управлением записью вида F
3.3.3. Триггеры, в которых прием и фиксация информации разнесены во времени
3.4. Импульсно-статические триггеры
3.4.1. Триггеры видов F
3.5. Триггеры на МДП- и КМДП-элементах
3.5.1. Статические триггеры
3.5.2. Динамические триггеры
3.6. Квазистатичсские триггеры
3.7. Логические методы синтеза триггерных структур
Глава 4. Регистры
4.1. Параллельные регистры
4.1.1. Однофазные параллельные регистры двухтактного действия
4.1.2. Однофазные параллельные регистры однотактного действия
4.1.3. Парафазные параллельные регистры
4.2. Сдвигающие (последовательные) регистры и их классификация
4.3. Сдвигающие регистры многотактного действия
4.4. Сдвигающие регистры однотактного действия
4.4.1. Сдвигающие регистры на триггерах вида LF 7
4.4.2. Сдвигающие регистры на триггерах вида LF
4.4.3. Сдвигающие регистры на триггерах вида F, F1
4.4.4. Сдвигающие регистры на многотактных триггерах
4.5. «Протяженные» сдвигающие регистры однотактного действия
4.6. Однотактные ПСР на основе многотактных триггеров
Глава 5. Счетчики
5.1. Классификация счетчиков
5.2. Счетчики на основе триггерных устройств
5.3. Счетчики с переносом
5.3.1. Счетчики с последовательным (сквозным) переносом
5.3.2. Счетчики с параллельным переносом
5.3.3. Счетчик с параллельно-последовательным переносом
5.3.4. Счетчики на триггерах F, F1, LF-типа
5.3.5. Вычитающие счетчики
5.3.6. Работа счетчика, фиксирующего информацию по фронту F, в режиме фиксации по фронту F
5.4. Реверсивные счетчики
5.5. Счетчики с произвольным коэффициентом счета
5.5.1. Счетчики с естественным порядком счета
5.5.2. Счетчики с произвольным порядком счета
5.5.3. Счетчики с принудительным насчстом
5.5.4. Счетчики с начальной установкой кода
5.5.5. Адресные счетчики
5.6. Логические методы синтеза счетчиков
5.7. Безвентильные счетчики
5.8. Сдвигающие счетчики
5.8.1. Счетчики на кольцевых сдвигающих регистрах
5.8.2. Счетчики с постоянно взвешенными кодами
5.8.3. Счетчики на регистрах с перекрестными связями
5.8.4. Сдвигающие счетчики на совмещенных схемах
5.8.5. Полиномиальные счетчики
5.9. Счетчики, построенные по схеме регистр—сумматор
5.10. Сдвигающие счетчики на основе специальных кольцевых схем
Глава 6. Счетчики на основе многостабильных пересчетных схем
6.1. Многостабильные схемы
6.2. Многостабильные триггеры
6.2.1. Однофазные многостабильные триггеры
6.2.2. Многофазные многостабильные триггеры
6.3. Многоустойчивыс пересчетные схемы
6.4. Многостабильные пересчетные схемы, построенные по способу M-S
6.5. Многостабильные пересчетные схемы, построенные по способу МТ и коммутирующих триггеров
6.6. Многостабильные пересчетные схемы, построенные по способу МТ и запоминающего регистра
6.7. Многостабильные пересчетные схемы, построенные на полусчетных кольцах
6.8. Реверсивные многостабильные пересчетные схемы
6.9. Многоразрядные счетчики на многостабильных псрссчстных схемах
6.10. Реверсивные счетчики на многостабильных псрссчетных схемах
6.11. Синтез счетчиков без избыточных кодовых комбинаций на основе многостабильных пересчетных схем
Глава 7. Дешифраторы, коммутаторы, преобразователи кода и схемы сравнения
7.1. Линейные дешифраторы
7.2. Прямоугольные или матричные дешифраторы
7.3. Пирамидальные дешифраторы
7.4. Логические коммутаторы (мультиплексоры)
7.5. Преобразователи (шифраторы) кода
7.6. Устройства сравнения и контроля нечетности
Глава 8. Сумматоры
8.1. Одноразрядные сумматоры
8.2. Последовательные сумматоры
8.3. Параллельные сумматоры
8.3.1. Параллельные сумматоры с последовательным переносом
8.3.2. Сумматоры с параллельным переносом
8.3.3. Сумматоры с групповым переносом
8.4. Накапливающие сумматоры
8.5. Двоично-десятичные сумматоры
Глава 9. Распределители сигналов
9.1. Параметры и классификация распределителей сигналов
9.2. Распределители, построенные по схеме счетчик—дешифратор
9.2.1. Распределители на регистрах с перекрестными связями
9.2.2. Распределители на двоичных счетчиках с дешифратором
9.2.3. Распределители на многостабильных пересчетных схемах
9.3. Бездешифраторные распределители сигналов
9.3.1. Распределители на кольцевых схемах
9.3.2. Бездешифраторные распределители сигналов на основе счетчика Джонсона
9.3.3. Безаешифраторныс распределители на основе многостабильных триггеров и пересчетных схем
9.4. Сравнительная оценка экономичности различных вариантов распределителей сигналов
Глава 10. Импульсные устройства
10.1. Устройства выделения одиночного импульса из серии
10.2. Устройства выделения фронтов
10.3. "Укорачивающие" цепи
10.4. Устройства расширения импульсов
10.5. Устройства увеличения крутизны фронтов
10.6. Устройства задержки сигналов
10.7. Устройства формирования одиночных импульсов при замыкании контактов
10.8. Устройства обнуления при включении питания
10.9. Устройство формирования пакета импульсов
10.10. Одновибраторы
10.11. Импульсные генераторы
10.11.1. Общие сведения, показатели качества, схемы RC и LC-генераторов
10.11.2. Кварцевые генераторы
10.11.3. Устройство контроля работы генератора
10.12. Регулируемая линия задержки
10.13. Деление на числа N=n+0,5
10.14. Получение меандра при делении на числа 2n + 1
10.15. Формирование "привязанных" тактовых импульсов
10.16. Прием цифровой информации
10.17. Схема привязки синхроимпульсов к сигналам "Пуск"
10.18. Выделение фронтов F цифровым методом
10.19. Увеличение крутизны фронтов триггером Шмитта
10.20. Схема обнуления на триггере Шмитта
10.21. Расширение импульсов триггером Шмитта
10.22. ШИМ для управления силовыми ключами преобразователя
10.23. Каскады управления силовыми ключами преобразователя ВИП
10.24. Восстановление длительности импульсов в последовательности передаваемых цифровых сигналов
10.25. Удвоение частоты
10.26. Переключение тактирующих импульсов, формируемых генератором
Глава 11. Вторичные источники питания
11.1. Общие сведения, блок-схема ВИП
11.2. Функциональное назначение узлов ВИП
11.3. Работа блок-схемы ВИП
11.4. Функциональные узлы ВИП. Схемная реализация, описание
11.5. Преобразователь напряжения
11.6. Транзистор и особенности его работы в различных стадиях
11.6.1. Транзистор в сталии "включен"
11.6.2. Транзистор в стадии "выключен"
11.6.2.1. Запирание транзистора подачей на базу отрицательного напряжения U<0
11.6.2.2. Запирание транзистора отключением базового вывода режим -плавающей., оборванной базы
11.6.2.3. Запирание транзистора соединением базы с эмиттером
11.6.2.4. Запирание транзистора включением резистора между базой и эмиттером
11.6.3. Транзистор в активном режиме
11.6.4. Транзистор в переходном режиме "выключен—включен"
11.6.5. Транзистор в переходном режиме "включен—выключен"
11.6.6. Выбор транзистора
11.7. Работа преобразователя
11.8. Трансформатор
11.8.1. Обшие сведения, основные уравнения, эквивалентная схема
11.8.2. Требования к трансформатору, процессы в магнитопроводе, потери в трансформаторе, переходные процессы, кпд трансформатора
11.9. Расчет трансформатора
11.10. Сглаживающий фильтр
11. 10.1. Общие сведения
11.10.2. Схемы фильтров
11.10.3. Реактивное сопротивление, физический смысл
11.10.4. Показатели качества
11.10.5. Работа с сигналами напряжения прямоугольной формы
11.10.6. Выбор элементов фильтра, выводы. Схемы вторичных источников питания (ВИП)
1. 11.1. ВИП без обратной связи
1.11.2. Регулировка ВИП
1.11.3. Схемы ВИП с обратной связью
1.11.4. Регулировка ВИП с обратной связью. Сервисные схемы ВИП
1.12.1. Зашита ВИП от повышенного входного напряжения
1.12.2. Зашита ВИП от пониженного входного напряжения
1.12.3. Зашита потребителя от повышенного напряжения на выходе ВИП
1.12.4. Ограничение тока включения
1.12.5. Последовательность включения и выключения вторичных номиналов ВИП
1.12.6. Зашита ВИП от перегрузок потоку и короткого замыкания
1.12.7. Управление включением и отключением ВИП
1.12.8. Зашита ВИП при плавном (медленном) нарастании первичного напряжения
11.13. Экономичный ВИП с дополнительными функциями
11.14. Схемы управления ВИП без обратной связи
11.15. ВИП с двойным управляющим воздействием на наклон пилы ШИМа
Глава 12. Передача и прием информации по проводным линиям связи
12.1. Блок-схема канала связи
12.1.1. Линия связи
12.2. Схемная реализация длинной линии на основе э.в.п
12.2.1. Зашита линии связи от помех
12.3. Кодирование информации
12.3.1. Передача и прием информации в импульсном (типа F) униполярном коде
12.3.2. Кодирование информации импульсами F и F
12.4. Передача и прием информации в коде Манчестер-II фронтами F
12.4.1. Приемное устройство (декодер)
12.5. Передача информации и синхрочастоты по одной ЛС способом разаельного кодирования нулей и единиц
Глава 13. Разработка схемы цифрового устройства и выбор элементной базы
13.1. Основные параметры элементной базы ИС
13.2. Организация шин заземления и напряжения питания в цифровых устройствах
13.3. Разработка электрической схемы цифрового устройства
13.4. Выбор элементной базы
Список технической литературы
Добавить комментарий